PAT-NO:

JP403184476A

DOCUMENT-IDENTIFIER: JP 03184476 A

TITLE:

DATA PROCESSOR

PUBN-DATE:

August 12, 1991

INVENTOR-INFORMATION:

NAME

OUCHI, YASUSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP01323352

APPL-DATE: December 13, 1989

INT-CL (IPC): H04N001/419

ABSTRACT:

PURPOSE: To improve data processing speed by providing a first address designating means to designate the first address of a register corresponding to

information concerning the length of input data and a second address

designating means to designate the second address of the register corresponding

to the information concerning the length of the input data and the first address.

CONSTITUTION: A write start pointer 6 is equipped with

an adder in the internal part and according to an instruction from a bus master, a clear signal is outputted to a signal line 12. When picture data are received form the bus master, a start pointer is outputted to a signal line 13. A write end pointer 7 is equipped with an adder in the internal part and an end pointer, which is calculated by the adder, is outputted to a signal line 14. Based on the picture data from the bus master, a binary signal is outputted to a signal line 15. According to the instruction of the bus master, a selector 8 designates registers 3 and 4 in this order and successively outputs the data written into the registers 3 and 4 to the bus master. Thus, to the registers which can execute write to plural bits simultaneously, write is simultaneously executed for each 0 or 1 bit train.

COPYRIGHT: (C) 1991, JPO&Japio

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-184476

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成3年(1991)8月12日

H 04 N 1/419

8220-5C

審査請求 未請求 請求項の数 1 (全5頁)

🛭 発明の名称

データ処理装置

②特 願 平1-323352

②出 願 平1(1989)12月13日

個発 明 者

大 内 康 史

大阪府門真市大字門真1006番地 松下電器産業株式会社内

⑪出 顋 人 松下電器産業株式会社 大阪府門真市大字門真1006番地

@代理 人 弁理士 栗野 重孝 外1名

明細書

1. 発明の名称

データ処理装置

2. 特許請求の範囲

○又は1のビット列の組み合わせからなるデータがそのビット列ごとにその値とその長さの情報を有する形に変換された人力データを、変換される前の○又は1のビット列の組み合わせからなるデータに再変換する装置であって、

複数のビットに同時に書き込みを行うことがで きるレジスタと、

前記入力データの長さの情報に応じて前記レジスタの第1アドレスを指定する第1アドレス指定 手段と、

前記入力データの長さの情報と前記第1アドレスに応じて前記レジスタの第2アドレスを指定する第2アドレス指定手段と、

前記第1アドレスと前記第2アドレスによって 前記レジスタの領域を指定し、その領域を書き込 み可能な状態にする手段と、 前記入力データの値の情報に応じて前記領域に 同時に書き込みを行う書き込み手段と を有することを特徴とするデータ処理装置。

3. 発明の詳細な説明

産業上の利用分野

本発明は、ワークステーション、DTP、パーソナルコンピューター等のフォントデータ、イメージデータや、通信用データ等を処理するデータ処理装置に関するものである。

従来の技術

近年、ワークステーション、DTP、パーソナルコンピューター等において、またデータ通信等において、扱われるデータは、益々大きくなり、処理速度向上が要求されている。それに応えるために、高速のマイクロプロセッサや独自の高速化ハードウェアを用いて、一層の高速化を図っている。

以下、従来のデータ処理装置について説明する。

第4図は、従来のデータ処理装置の一例を示す

ものであり、ここで扱われるデータは、 0 又は 1 のビット列ごとに、 1 6 ビットのデータで第 5 図に示すように上位 1 ビットで 0 か 1 かの値を、下位 1 5 ビットでそのビット列の長さを表した形をしている。例えば、第 6 図に示すようなデータは、 1 6 進数で 8 0 0 5 H、 0 0 0 6 H、 8 0 0 7 Hという 3 つの情報で表されている。

第4図において、21はパマス。23ははスマス。23ははスマスののシテータののからデータを記し、カータののでは、カータののでは、カータののでは、カータののでは、カータののでは、カーのでは、カ

ウントを行うと、カウントイネーブル信号によっ て、シフトレジスタ22とデータイネーブル発生 回路24の動作が止まり、バスマスタ21がライ トデータカウンタ23に新たなデータ0006H を書き込むと同時に、その内部カウンタのカウン ト回数を0に初期化する。同様にして、8005 Hに続いて0006Hがシフトレジスタ22に書 き込まれた後、8007Hかシフトレジスタ22 に5ピット分書き込まれたとき、データイネーブ ル発生回路24かその内部カウンタが16回カウ ントしたことによりデータイネーブル信号とカウ ントストップ信号を出力する。シフトレジスタ 2 2 とライトデータカウンタ 2 3 はカウントストッ プ信号により動作を止め、バスマスタ21はデー タイネーブル信号によりデータバス26を通して シフトレジスタ22に書き込まれた16ビットの データを読みだし、再びシフトレジスタ22、ラ イトテータカウンタ23及びテータイネーブル発 生回路24は動作を始める。

以上の動作を繰り返すことによって、0又は1

ストップ信号を信号線30に出力する。25は信 号線31に一定周期のクロックを送るクロック発 生回路である。26はデータバスでバスマスタ2 1とシフトレジスタ22およびライトデータカウ ンタ23との間のデータのやり取りに使われる。

以上のように構成された従来のデータ処理装置 について、以下その動作を説明する。

のビット列の組み合わせからなるデータでそのビット列ごとにその値とその長さの情報を有する形に変換された入力データを、変換前の 0 又は 1 のビット列の組み合わせからなるデータに再変換することができる。

発明が解決しようとする課題

しかしながら前記従来の構成では、データをレジスタに書き込む際にビット単位の取扱いを行わなくてはならず、動作速度が遅いという問題点を 有している。

課題を解決するための手段

本発明は前記課題を解決するため、

複数のビットに同時に書き込みを行うことがで きるレジスタと、

前記入力データの長さの情報に応じて前記レジスタの第1アドレスを指定する第1アドレス指定 手段と、

前記入力データの長さの情報と前記第1アドレスに応じて前記レジスタの第2アドレスを指定する第2アドレス指定手段と、

前記第1アドレスと前記第2アドレスによって 前記レジスタの領域を指定し、その領域を書き込 み可能な状態にする手段と、

前記入力データの値の情報に応じて前記領域に同時に書き込みを行う書き込み手段と を有する。

作用

本発明は、前記した構成により、

○又は1のビット列の組み合わせからなるデータがそのビット列ごとにその値とその長さの情報を有する形に変換された入力データが、前記ビット列ごとに所定の長さのレジスタを有するレジスタ群に順次書き込まれ、その後、○又は1のビット列の組合せからなり所定の長さを持ったデータとして、適時読み出される。

実 施 例

第1図は、本発明の一実施例におけるデータ処理装置を使った画像処理装置のブロック図である。尚、この画像処理装置が取り扱う画像データは、白(〇で表す)又は黒(1で表す)の2値を持ち、

バスマスタにレジスタ3および4に書き込まれて いるデータを順次出力するセレクタ、9はデータ バスである。

第2図において、Aは初期化命令、Bはエンドポインタセット信号、Cは入力データ、Dは入力データに基づいた2値信号、Eはスタートポインタ、Fはエンドポインタ、Gはスタートポインタセット信号、Hはライト信号の状態をそれぞれ示すものである。

以上のように構成された本実施例の画像処理袋 置について、以下その動作を説明する。

まず、バスマスタからの命令によってライトスマスタからの命令によってしまってります。 おり 1 ヤ信号をライト信号をで 2 の 5 イト信号をアクティブにし、レジスタ 4 での 5 イト信号をアクティブにし、レジスタ 4 での 5 イト信号をアクティブにし、レジスタ 4 での 5 イト信号をアクティブにした。 ないで、バスマスタは 最初の通しで 1 である 0 0 2 0 Hをデータバス 9 を 値で 1 ・ライトエンドポインタ 7 に書き込み、エンドポインタ 7 に出力 2 セット信号をライトエンドポインタ 7 に出力

1本の水平ラインの総ピット数は32ビットであって、第3図に示すように、白17ビット、黒15ビットからなるとする。

第1図において、1はこの回路の内部コントロ ール信号発生用のクロック発生回路、2は16ビ ットのレジスタ3および4からなり各ビットに0 から31の連続したアドレスを持つレジスタ群、 5はスタートポインタセット信号を信号線16に、 ライト信号を信号線18に出力するライト信号発 生回路、6は内部に加算器を有し、バスマスタか らの命令でクリヤ信号を信号線12に出力し、ま た、バスマスタから画像データを受け取るとスタ ートポインタを信号線13に出力するライトスタ ートポインタ、7は内部に加算器を持ちその加算 器によって計算されたエンドポインタを信号線1 4 に、バスマスタからの画像データに基づいた 2 値信号を信号線15に出力するライトエンドポイ ンタ、8はレジスタ群2に前記1本の水平ライン の画像データが書き込まれた後、バスマスタの命 会によりレジスタ3、および4の順番に指定し、

する。すると、第2図B、FおよびHに示すよう に、エンドポインタセット信号の立ち上がりに同 期して、スタートポインタと画像データからエン ドポインタがライトエンドポインタフの内部の加 算器によって計算され(エンドポインタ=スター トポインタ+画像データのビット長-1=16) エンドポインタが16に書き換えられ、ライト信 号発生回路 5 が、レジスタ群 2 の各ビットのうち スタートポインタが指すビット〇からエンドポイ ンタが指すビット16までのライト信号をアクテ ィブにする。次に、第2図B、DおよびHに示す ように、エンドポインタセット信号の立ち下がり に同期して、アクティブになっているライト信号 が立ち下がるとき、ライトエンドポインタ7から の2値信号にしたかって、レジスタ群2の第0ビ ットから第16ビットまでに0か同時に書き込ま れる。0002日がレジスタ群2に書き込まれた 後、ライト信号発生回路5がスタートポインタセ ット信号をライトスタートポインタ5に出力する と、ライトスタートポインタ5は内部の加算器に

よって [エンドポインタ + 1] の計算を行い(この場合は、16 + 1 = 17)、第2図 E および G に示すように、スタートポインタセット信号の立ち上がりに続いて、計算された値を新たなスタートポインタとして出力する。

ライトスタートポインタ 5 に新たなスタートポインタがセットされると、パスマスタはライトエンドポインタ 7 に次の画像データである 8 〇〇F Hを出力する。

上述した動作によって、レジスタ群2の第17番目のビットから第32番目のビットに1が書き込まれ、セレクタ8がレジスタ3、レジスタ4の順に選択し、バスマスタへ16ビット単位のデータ順次出力される。

以上のように本実施例によれば、白又は黒のビット列の組合せで構成される画像データをそのビット列ごとに同時にレジスタに書き込んでいくために、従来はビット単位で書き込んでいたために費やしていた時間を大幅に短縮できる。

尚、本実施例は、1本の水平ラインの総ビット

数が32ビットで、入力データを書き込むためのレジスタ群が、2本の16ビットレジスタを変をしたが、1本の水平ラインの総ビット入力テークを書き込むためのルヴスクを書き込むためのレジスタ群が16ビットレクタをするとし、そのレジスタ群の各ビットに対するライト信号の数を16のに位張することで実現できる。

また、本発明は、本実施例のみならず、通信用 データの処理時間短縮にも応用できる。

発明の効果

本発明は、複数のビットに同時に書き込みを行うことができるレジスタに、 0 又は 1 のビット列ごとに同時に書き込みを行うため、 0 又は 1 のビット列の組み合わせからなるデータがそのビット列ごとにその値とその長さの情報を有する形に定換された入力データが、変換される前の 0 又は 1 のビット列の組み合わせからなるデータに再変換されるまでの時間を短縮し、データ処理速度を大

きく向上させることができる。

4. 図面の簡単な説明

第1図は本発明の実施例の画像処理装置のブロック図、第2図は本発明の実施例の画像処理装置ののタイムチャート、第3図は本発明の実施例の側実施例の側実施例のに用いる画像データを示した図は従来例のデータ処理装置および本発明の実施例のデータ処理装置および本発明の実施例のデータ処理装置が表示した図、第6図は従来例のデータ処理装置の説明に用いるデータを示した図である。

1…クロック発生回路

2 … レジスタ群

5 … ライト信号発生回路

6 … ライトスタートポインタ


7…ライトエンドポインタ

8…セレクタ


9 … データバス

代理人の氏名 弁理士 栗野重孝 他1名


第 1 図




第 2 図




第 3 図




第 4 図



第 5 図



第6四



-489-

12/21/07, EAST Version: 2.0.3.0